Intel ha presentato una ricca pipeline di innovazioni tecnologiche per la roadmap dei processi futuri, riaffermando la prosecuzione e l’evoluzione della Legge di Moore. In occasione dell’IEEE International Electron Devices Meeting (IEDM) 2023, i ricercatori di Intel hanno presentato nuovi avanzamenti nei transistor CMOS (Complementary Metal Oxide Semiconductor) con stack 3D uniti ad alimentazione e contatti diretti dal retro. L’azienda ha inoltre presentato aggiornamenti sui percorsi di scalabilità con le proprie recenti scoperte di ricerca e sviluppo per l’erogazione di energia dal retro, inclusi i contatti posteriori, ed è stata la prima a mostrare l’integrazione monolitica 3D su larga scala di transistor in silicio con transistor in nitruro di gallio (GaN) sugli stessi wafer da 300 mm, anziché sul package.
“Stiamo entrando nell’era Angstrom e guardiamo oltre i cinque nodi in quattro anni, portando innovazioni più importanti che mai. All’IEDM 2023, Intel presenta i propri progressi nella ricerca riaffermando la Legge di Moore e sottolineando la propria capacità di offrire tecnologie all’avanguardia che consentono un’ulteriore scalabilità e un’erogazione efficiente di energia per una nuova generazione di dispositivi di mobile computing”.
— Sanjay Natarajan, Intel Senior Vice President e general manager di Components Research
Perché è importante: la scalabilità dei transistor e l’alimentazione dal retro sono fondamentali per contribuire a soddisfare la crescente domanda di computer più sempre più potenti. Anno dopo anno, Intel soddisfa queste esigenze, dimostrando che le sue innovazioni continueranno ad alimentare l’industria dei semiconduttori riaffermando l’attualità della Legge di Moore. Il gruppo di ricerca sui componenti di Intel spinge costantemente i confini della progettazione con i transistor stacked, portando l’alimentazione dal retro a un livello superiore per consentire una maggiore scalabilità dei transistor e migliori prestazioni, dimostrando inoltre che transistor realizzati con materiali diversi possono essere integrati sullo stesso wafer.
I recenti annunci sulla roadmap della tecnologia di processo che evidenziano la capacità d’innovazione dell’azienda e il continuo scaling – tra cui l’alimentazione posteriore PowerVia, substrati di vetro per advance packaging e Foveros Direct – hanno origine nella ricerca sui componenti e si prevede che entreranno in produzione questo decennio.
Come lo facciamo: all’IEDM 2023, il gruppo Intel Components Research ha dimostrato il proprio impegno nell’innovazione di nuovi modi per inserire più transistor sul silicio ottenendo prestazioni più elevate. I ricercatori hanno identificato le principali aree di ricerca e sviluppo necessarie per continuare a crescere lavorando sull’efficienza dello stacking dei transistor. Combinati con l’alimentazione e i contatti dal retro, questi rappresenteranno importanti passi avanti nell’architettura dei transistor. Oltre a migliorare l’erogazione di potenza dal retro e a utilizzare nuovi materiali per canali 2D, Intel sta lavorando per estendere la legge di Moore a mille miliardi (one trillion) di transistor su un pacchetto entro il 2030.
Per la prima volta Intel offre transistor CMOS stacked 3D innovativi, combinati con alimentazione e contatto dal retro:
• Le ricerche di Intel sui transistor presentate all’IEDM 2023 mostrano una novità assoluta nel settore: la capacità di impilare verticalmente transistor a effetto di campo complementare (CFET) con un passo di gate ridotto fino a 60 nanometri. Ciò consente vantaggi in termini di efficienza dell’area e maggiori prestazioni grazie allo stacking dei transistor. È inoltre combinato con alimentazione e contatti dal retro diretti riaffermando la leadership di Intel nel campo dei transistor gate-all-around e mettendo in mostra la capacità dell’azienda di innovare oltre il RibbonFET, posizionandosi davanti alla concorrenza.
Intel supera i cinque nodi in quattro anni e identifica le principali aree di ricerca e sviluppo necessarie per continuare a scalare i transistor con l’erogazione di potenza dal retro:
• PowerVia di Intel sarà implementato nella produzione su grande scala nel 2024, e sarà una delle prime implementazioni dell’erogazione di energia dal retro. All’IEDM 2023, Components Research ha identificato i percorsi per estendere e ridimensionare l’erogazione di energia dal retro oltre PowerVia e i principali avanzamenti del processo necessari per abilitarli. Inoltre, questo lavoro ha evidenziato l’uso di contatti dal retro e altre nuove interconnessioni verticali per consentire lo stacking area-efficient dei dispositivi.
Intel è la prima a integrare con successo transistor in silicio con transistor GaN sullo stesso wafer da 300 mm e a dimostrarne l’efficacia:
• All’IEDM 2022, Intel si era concentrata sul miglioramento delle prestazioni e sulla creazione di un percorso praticabile verso wafer GaN su silicio da 300 mm. Quest’anno, mostra i progressi fatti nell’integrazione dei processi di silicio e GaN con una soluzione di circuiti integrati ad alte prestazioni e su larga scala, denominata “DrGaN”, per l’erogazione di energia. I ricercatori di Intel sono i primi a dimostrare che questa tecnologia è efficace e può consentire alle soluzioni di erogazione di energia di tenere il passo con la densità di potenza e le future esigenze di efficienza di calcolo.
Intel promuove la ricerca e lo sviluppo nel campo dei transistor 2D per il futuro della Legge di Moore:
• I materiali per canali 2D Transition Metal Dichalcogenide (TMD) offrono un’opportunità unica per la lunghezza del gate fisico dei transistor su scala inferiore a 10 nm. Intel presenterà prototipi di transistor TMD ad alta mobilità sia per NMOS (N-channel Metal Oxide Semiconductor) che PMOS (P-channel Metal Oxide Semiconductor), i componenti chiave del CMOS. Intel presenterà inoltre il primo transistor PMOS TMD 2D gate-all-around (GAA) al mondo e il primo transistor 2D PMOS al mondo fabbricato su un wafer da 300 mm.
